Skip to content

Latest commit

 

History

History
17 lines (17 loc) · 897 Bytes

README.md

File metadata and controls

17 lines (17 loc) · 897 Bytes

English | 日本語

嵌入式设计教程

教程 描述
Versal 自适应计算加速平台 (UG1305) 本教程旨在提供有关将赛灵思 Vivado® Design Suite 流程应用于 Versal™ VMK180/VCK190 评估板的指示信息。

© 2019-2020 年赛灵思公司版权所有

条款中英文版本如有歧义,概以英文版本为准。