GitHub - TZlindra/RISC: RISC

Name		Name	Last commit message	Last commit date
Latest commit History 2 Commits
DE1_SoC.qsf		DE1_SoC.qsf
FSM_tb.sv		FSM_tb.sv
alu.sv		alu.sv
alu_tb.sv		alu_tb.sv
cpu.sv		cpu.sv
cpu_tb.sv		cpu_tb.sv
datapath.sv		datapath.sv
datapath_tb.sv		datapath_tb.sv
fsm.sv		fsm.sv
instdec.sv		instdec.sv
instdec_tb.sv		instdec_tb.sv
lab6_autograder_check.sv		lab6_autograder_check.sv
regfile.sv		regfile.sv
regfile_tb.sv		regfile_tb.sv
shifter.sv		shifter.sv
shifter_tb.sv		shifter_tb.sv
top.mpf		top.mpf
top.mti		top.mti
top.qpf		top.qpf
top.qsf		top.qsf
top.sof		top.sof
top.sv		top.sv

Provide feedback