VHDL USART prosjekt

I dette prosjektet har det blitt skrevet en USART i VHDL. Prosjektet er laget for utviklingskortet DE-10 Lite, med FPGA Altera MAX 10M50DAF484C7G. Implementasjonen støtter 9600 baud rate, 1 startbit, 1 stopbit og ingen paritetsbit. Systemet kan bytte mellom to moduser, loop-back og sending av karakterer ved bruk av knappetrykk. Prosjektet inneholder også testbenker til hver enkelt av modulene som inngår i det ferdige systemet.

Implementasjonen og systemarkitekturen er i stor grad inspirert av Microchips arkitektur for USART på AVR128DB48.

Systemoversikt

Implementasjonen består av følgende delsystemer:

• Top level entitet
• Baud generator
• Sampler
• Transmitter
• Uart CTRL

Verifisering

Systmet ble verifisert ved bruk av både AVR128DB48 og ESP32.